SDC 约束生成器

在线生成 Synopsys Design Constraints (SDC) 文件。填表即可生成时钟定义、输入输出延迟、时钟组等约束。支持多时钟域。

⚡ Clock Settings

Advanced Settings

Input Delays

Output Delays

False Paths

No false paths defined.